SiLabs zielt auf 56-Gbit / s-Kommunikation mit jitterarmen Clock-Chips ab

Si5391 ist ein 'Any-Frequency'-Taktgenerator mit bis zu 12 Ausgängen und Sub-100fs-RMS-Phasenjitter.

Eine präzise kalibrierte Version („P-Grade“) erzielt normalerweise einen RMS-Phasenjitter von 69 fs und kann die in Serdes-Designs mit 56 Gbit / s erforderlichen Primärfrequenzen erzeugen. Die Firma beschreibt es als einen "echten Sub-100-fs-Clock-Tree-on-a-Chip", der die 56G PAM-4-Referenz-Clock-Jitter-Anforderungen mit Spielraum erfüllt.

Si5395 / 4/2 sind Jitter-Dämpfungsglieder für die Internetinfrastruktur, die aus jeder Eingangsfrequenz eine beliebige Kombination von Ausgangsfrequenzen erzeugen können und gleichzeitig 90 fs RMS-Phasenjitter liefern. Wiederum bieten P-Grade-Geräte einen typischen Phasenjitter von 69 fs RMS.

Die VCXO- und XO-Familie der Si56x-Ultra-Serie ist auf jede Frequenz bis zu 3 GHz anpassbar und unterstützt den doppelten Betriebsfrequenzbereich früherer Silicon Labs VCXO-Produkte mit dem halben Jitter, so die Firma.

Sie sind als Einzel-, Doppel-, Vierfach- und I2C-programmierbare Optionen in den Versionen 5 x 7 mm und 3,2 x 5 mm erhältlich. Bei Verwendung von Standardverpackungen fallen sie in einige Sockel, die von früheren XOs, VCXOs und VCSOs belegt wurden. Typischer Phasenjitter beträgt nur 90 fs.

Die XO-Familie der Si54x Ultra-Serie eignet sich für Anwendungen, die eine engere Stabilität und eine langfristig garantierte Zuverlässigkeit erfordern, z. B. optische Transportnetzwerke (OTN), Breitbandgeräte, Rechenzentren und industrielle Systeme.

Sie sind speziell für 56 Gbit / s PAM-4 (vierstufige Pulsamplitudenmodulation) entwickelt worden, um die Bitrate pro Kanal zu erhöhen und gleichzeitig die Bandbreite konstant zu halten. Typischer Phasenjitter beträgt nur 80 fs.